EGO-XZ7

Hardware User's Guide



(V1.1) July 10, 2018

E-ELEMENTS

一元素科技股份有限公司

修訂紀錄

版本	修訂紀錄	日期
V1.0	創建文檔	2018/5/28
V1.1	修改電路圖、方塊圖	2018/7/10

目錄

修訂紀錄 ····· 1
1 概述 ····· 4
1.1 產品規格 ····· 4
1.2 周邊方塊圖 ····· 5
1.3 Bank 分配方塊圖 ····· 5
1.4 硬體介紹 ····· 6
2 功能詳述 ····· 8
2.1 FPGA 晶片介紹 ····· 8
2.2 配置模式 ····· 8
2.3 Memory ····· 9
2.3.1 DDR3 Memory ····· 9
2.3.2 QSPI Flash ····· 11
2.3.3 microSD Card Interface ····· 11
2.4 USB ····· 12
2.4.1 USB HUB to USB OTG、Device and HOST ····· 12
2.4.2 USB-to-PS_UART and JTAG Bridge ····· 14
2.5 HDMI Output ····· 15
2.6 CLOCK ····· 16
2.6.1 Processing System Clock Source ····· 16
2.6.2 Programmable Logic Clock Source ····· 17
2.7 Reset Push buttons ····· 17
2.7.1 Processor Subsystem Reset ····· 17
2.7.2 Programmable Logic Reset ····· 18
2.8 10/100/1000 ETHERNET PHY ····· 18
2.9 用戶 I/O ····· 19
2.9.1 User Push Buttons ····· 20
2.9.2 User Switch ····· 20
2.9.3 User LED ····· 21
2.9.4 七段顯示器 ····· 21
2.10 擴展 I/O ····· 23
2.10.1 LPC FMC Connector ····· 23
2.10.2 XADC Analog-to-Digital Converter ····· 24
2.10.3 GPIO Connector ····· 25
2.10.4 Raspberry Pi 通用擴展介面 ····· 26

2.10.5 Raspberry Pi CSI-2 ····· 27
2.11 Power ····· 28
3 板上跳線功能詳述····· 29
4 板上狀態指示燈功能說明 ····· 31

1. 概述

EGO-XZ7 是基於 Xilinx Zynq-7000 全可編程 SoC(APSoC)可程式設計元件搭建，採用 Zynq XC7Z020-1CLG484 晶片其靈活的軟硬體可程式設計能力以及豐富的周邊和介面。此晶片內嵌雙核 ARM Cortex-A9 處理系統(PS)與高達 85K 的 Artix-7 系列可程式邏輯(PL)單元可針對不同應用場景、不同需求而訂制不同的硬體處理模組。平台具有豐富的擴展 I/O，包含 LPC FPGA mezzanine cards (FMC)、XADC Analog-to-Digital Converter (ADC)和 General-purpose input/output(GPIO)，還具有相容 Raspberry Pi 的 GPIO 與相機鏡頭的 CSI-2 介面，便利於與 Raspberry Pi 外擴模組進行功能擴展，還可以與 7 inch HDMI LCD 聯接達到觸控與顯示的應用。

1.1 產品規格

EGO-XZ7 的規格列於下方。各個功能詳細資訊請參考頁數 7 的功能詳述：

- 系統主晶片 Xilinx® Zynq-7000 AP SoC XC7Z020-1CLG484：
  - 主要配置 QSPI Flash
  - 次要配置 Cascaded JTAG 或 SD card
- Memory:
  - 1GB DDR3(256M x 32bit)
  - 256Mb QSPI Flash
- Interfaces:
  - JTAG Programming
    - USB-JTAG Programming
    - JTAG Programming Cable Connector
  - 10/100/1G Ethernet
  - USB-OTG 集成 USB-HUB（USB x 4）
  - micro SD Card Slot
  - USB-to-UART and JTAG bridge
  - One LPC FMC Connectors
  - One XADC Header
  - One GPIO Header(7 PS, 7 PL)
- AP SoC PS Reset Push buttons：
  - SRST_B PS reset button
  - POR_B PS reset button
- Status LEDs：
  - Power good
  - FPGA DONE
  - FPGA PS_MIO
- User I/O：
  - Seven Push Buttons (2 PS, 5 PL)
  - Eight Switches (PL)
  - Eight LEDs (PL)
  - Two Seven-segment display
- Clock：
  - 33.33MHz(PS)
  - 100MHz(PL)
- HDMI output
- Raspberry Pi 的 GPIO 介面
- Raspberry Pi 相機鏡頭的 CSI 介面

1.2 周邊方塊圖



圖 1 EGO-XZ7 周邊方塊圖

1.3 Bank 分配方塊圖



圖 2 EGO-XZ7 Bank 分配方塊圖

1.4 硬體介紹



圖 3 EGO-XZ7 硬體介紹

表 1 硬體描述

Call out	Reference Designator	Component Description	Notes	Schematic Page Number
1	U1	Zynq-7000 XC7Z020 AP SoC	XC7Z020-1CLG484C Xilinx	-
2	U2, U3	DDR3 Component Memory, 1 GB	2 each 256Mb X 16 SDRAM, Genius Semiconductor Technology, GT8UB256M16BP-BG	3
3	U8	Quad-SPI Flash Memory, 128 Mb	Micron, N25Q256A13EF840E	4
4	SW8	6-pole SPDT MIO DIP switch	CTS 204-6ST. 有關 FPGA Configuration Mode Select 參考表 2	4
5	J13	JTAG Cable Programming Connector	2x7/2.0 SMD	2
6	S11	USB HOST/OTG Select	2-pole, C&K	9

			TDA02H0SB1R	
7	D1, D9	Seven-segment display	Common cathode	14
8	S1	Power On/Off Slide Switch	Power SW-3P	17
9	J1	USB-to-UART&JTAG Bridge, micro USB connector	FTDI FT2232HQ, MOLEX 47642-0001	14
10	J7, J10	USB_OTG-to-1 X4 USB_HUB	Foxconn UB11121-8FDH-4F, GENESYS GL850A-MSGXX, Microchip USB3320C-EZK	9、10
11	J4, U49	10/100/1000 MHz Ethernet Transceiver, RJ45 w/magnetics	Marvell 88E1518-XX-NNB2C000, Bel Fuse RJ45-0826-1G1T-43-F	5
12	J12	HDMI Video Output	ADI ADV7511KSTZ, Molex HDMI-CONNECTOR-1.4 47151-001	12
13	J9	12V DC Jack	SMT DC Jack	17
14	J15	microSD card slot	microSD proconn8p	11
15	J3	FPGA Mezzanine (FMC) Card	Samtec ASP-127796-1	13
16	LED0~LED7, D4, D17, D21	User LED:LED0~LED7, DONE:D4, Power:D17, MIO7:D21	LED0603	6,2,17,4
17	S5 ~ S9	User PL Push Button	E-Switch TL3304AF160QJ	6
18	SW0 ~ SW7	User Switch	E-Switch SS-12F20	6
19	S2, S12	Reset Push Button	E-Switch TL3304AF160QJ	6
20	S3, S4	User PS Push Button	E-Switch TL3304AF160QJ	6
21	J11	PL_GPIO&PS_MIO	2 x 10P	6
22	J6	Analog-to-Digital Converter	2 x 10P	2
23	J8	Raspberry Pi CSI-2	pf-15/026 FFC connector	15
24	JA2	Raspberry Pi GPIO	2 X 20/2.54	15

2.功能詳述

2.1 FPGA 晶片介紹

EGO-XZ7 基於 Xilinx ZYNQ®-7000 系列晶片（型號 XC7Z020-CLG484-1），搭載了一個 SoC 風格的集成處理系統(PS)與可編程邏輯(PL)。在 PS 方面使用雙核 ARM® Cortex-A9 處理器所組成的 APU、AMBA® 互連接口、內部儲存器、對外儲存器介面，外圍設備包含 USB, Ethernet, SPI, SD/SDIO, I2C, CAN, UART 和 GPIO。PS 方塊圖介紹如下圖 4 所示:



圖 4 Zynq-7000 PS 方塊圖 Xilinx@

2.2 配置模式

EGO-XZ7 板上負責控制配置模式是指撥開關(SW8)，位置如圖 3 的④，SW8 的配置模式狀態如下表 2 並提供以下配置模式：

JTAG Mode：
- Cascaded JTAG
- Independent JTAG

PLL Mode：
- PLL Used
- PLL Bypassed

Boot Devices：
- PL 配置: USB-JTAG configuration port (J1)
- PS 配置: Quad SPI flash memory (U8)
- PS 配置: Processor System Boot from SD Card (J15)

Set JTAG：
- USB-JTAG (J1)
- JTAG Cable Programming (J13)

表 2 配置模式

Boot Mode	SW8[1]	SW8[2]	SW8[3]	SW8[4]	SW8[5]	SW8[6]	Default
JTAG Mode							
USB-JTAG(*)						0	0(1)
Download cable JTAG						1	
PLL Mode							
PLL Used(*)					0		0
PLL Bypassed					1		
Boot Devices							
JTAG Mode		0	0	0			011
QSPI Flash Mode		0	0	1			
SD Card Mode(*)		0	1	1			
Set JTAG							
USB-JTAG(*)	0						0
JTAG Cable Programming	1						

(*)表示預設

(1)DIP 開關撥至 ON 為表中表示的 0，撥至 OFF 為表中表示的 1

2.3 Memory

EGO-XZ7 提供以下 Memory 給 XC7Z020 AP SoC，位置如圖 3 的②、③、⑭：

- DDR3 Memory：U2、U3
- Quad-SPI Flash：U8
- microSD Card Slot：J15

2.3.1 DDR3 Memory

EGO-XZ7 提供兩組 256M X 16bit SDRAM (U2、U3) GT8UB256M16BP-BG 晶片，提供 32bit 的資料訪問位元寬、總共 1GB 的儲存容量，支持 DDR3 memory interface 速度高達 533MHz（1067Mbs）。該 DDR3 介面連接到 Zynq-7000 AP SOC bank 502 的 I/O，電壓準位為 1.5V。更多關於 ZYNQ 跟 DDR3 設計可以參考 7 Series FPGAs *Memory Interface Solutions v1.8 User Guide* (UG586) [1]。

表 3 DDR3 Memory 接腳

Schematic Net Name	FPGA Pin	DDR3 Chip		
		Pin Name	Pin Number	Reference Designator
DDR3_D00	D1	DQ0	E3	U3
DDR3_D01	C3	DQ1	F7	U3
DDR3_D02	B2	DQ2	F2	U3
DDR3_D03	D3	DQ3	F8	U3
DDR3_D04	E3	DQ4	H3	U3
DDR3_D05	E1	DQ5	H8	U3
DDR3_D06	F2	DQ6	G2	U3
DDR3_D07	F1	DQ7	H7	U3
DDR3_D08	G2	DQ8	D7	U3
DDR3_D09	G1	DQ9	C3	U3
DDR3_D10	L1	DQ10	C8	U3
DDR3_D11	L2	DQ11	C2	U3
DDR3_D12	L3	DQ12	A7	U3
DDR3_D13	K1	DQ13	A2	U3
DDR3_D14	J1	DQ14	B8	U3
DDR3_D15	K3	DQ15	A3	U3

DDR3_D16	M1	DQ0	E3	U2
DDR3_D17	T3	DQ1	F7	U2
DDR3_D18	N3	DQ2	F2	U2
DDR3_D19	T1	DQ3	F8	U2
DDR3_D20	R3	DQ4	H3	U2
DDR3_D21	T2	DQ5	H8	U2
DDR3_D22	M2	DQ6	G2	U2
DDR3_D23	R1	DQ7	H7	U2
DDR3_D24	AA3	DQ8	D7	U2
DDR3_D25	U1	DQ9	C3	U2
DDR3_D26	AA1	DQ10	C8	U2
DDR3_D27	U2	DQ11	C2	U2
DDR3_D28	W1	DQ12	A7	U2
DDR3_D29	Y3	DQ13	A2	U2
DDR3_D30	W3	DQ14	B8	U2
DDR3_D31	Y1	DQ15	A3	U2
DDR3_LDQS0_P	C2	LDQS	F3	U3
DDR3_LDQS0_N	D2	LDQS#	G3	U3
DDR3_UDQS0_P	H2	UDQS	C7	U3
DDR3_UDQS0_N	J2	UDQS#	B7	U3
DDR3_LDQS1_P	N2	LDQS	F3	U2
DDR3_LDQS1_N	P2	LDQS#	G3	U2
DDR3_UDQS1_P	V2	UDQS	C7	U2
DDR3_UDQS1_N	W2	UDQS#	B7	U2
DDR3_LDM0	B1	LDM	E7	U3
DDR3_UDM0	H3	UDM	D3	U3
DDR3_LDM1	P1	LDM	E7	U2
DDR3_UDM1	AA2	UDM	D3	U2
DDR3_A00	M4	A0	N3	U2, U3
DDR3_A01	M5	A1	P7	U2, U3
DDR3_A02	K4	A2	P3	U2, U3
DDR3_A03	L4	A3	N2	U2, U3
DDR3_A04	K6	A4	P8	U2, U3
DDR3_A05	K5	A5	P2	U2, U3
DDR3_A06	J7	A6	R8	U2, U3
DDR3_A07	J6	A7	R2	U2, U3
DDR3_A08	J5	A8	T8	U2, U3
DDR3_A09	H5	A9	R3	U2, U3
DDR3_A10	J3	A10/AP	L7	U2, U3
DDR3_A11	G5	A11	R7	U2, U3
DDR3_A12	H4	A12/BC#	N7	U2, U3
DDR3_A13	F4	A13	T3	U2, U3
DDR3_A14	G4	A14	T7	U2, U3
DDR3_BA0	L7	BA0	M2	U2, U3
DDR3_BA1	L6	BA1	N8	U2, U3
DDR3_BA2	M6	BA2	M3	U2, U3
DDR3_CK_P	N4	CK	J7	U2, U3
DDR3_CK_N	N5	CK#	K7	U2, U3
DDR3_CKE	V3	CKE	K9	U2, U3
DDR3_ODT	P5	ODT	K1	U2, U3
DDR3_WE#	R4	WE#	L3	U2, U3
DDR3_RAS#	R5	RAS#	J3	U2, U3

DDR3_CAS#	P3	CAS#	K3	U2, U3
DDR3_RESET#	F3	RESET#	T2	U2, U3
DDR3_CS#	P6	CS#	L2	U2, U3

2.3.2 QSPI Flash

EGO-XZ7 提供一顆 Micron 的 N25Q256A13EF840E Serial NOR Flash 晶片(U8)，容量是 256Mb。該 Quad SPI 介面連接到 Zynq-7000 AP SOC bank 500 的 I/O，電壓準位為 3.3V。更多關於 ZYNQ 跟 Quad SPI 設計可以參考 *Zynq-7000 All Programmable SoC Technical Reference Manual* (UG585)[2]。



圖 5 QSPI Flash

表 4 QSPI Flash 接腳

Schematic Net Name	FPGA Pin	Flash Chip	
		Pin Name	Pin Number
QSPI_IO0	A2(PS_MIO2)	5	DQ0
QSPI_IO1	F6(PS_MIO3)	2	DQ1
QSPI_IO2	E4(PS_MIO4)	3	DQ2/WP
QSPI_IO3	A3(PS_MIO5)	7	DQ3
QSPI_CS#	A1(PS_MIO1)	1	CS#
QSPI_CLK	A4(PS_MIO6)	6	CK

2.3.3 microSD Card Interface

EGO-XZ7 包含了一個 secure digital input/output(SDIO)的介面，提供給使用者做為非揮發性的數位存取記憶卡。此 SDIO 訊號連接在 XC7Z020 PS 端的 Bank 501，因為此 Bank 電壓需為 1.8V，所以在 microSD slot (J15)與 XC7Z020 PS 端之間加了一個 TXB02612 的 voltage-level translation (U48)。



圖 6 microSD Card Interface

表 5 microSD Card 接腳

Schematic Net Name	Level Shifter(U48)		FPGA Pin
	Pin Number	Pin Number	
SD1_DATA0	18	7	D8(PS_MIO42)
SD1_DATA1	16	8	B11(PS_MIO43)
SD1_DATA2	23	1	E13(PS_MIO44)
SD1_DATA3	22	2	B9(PS_MIO45)
SD1_CMD	20	3	C8(PS_MIO41)
SD1_CLK	19	5	E14(PS_MIO40)
SD1_CD	NC	9	B10(PS_MIO47)

2.4 USB

EGO-XZ7 提供以下 USB 介面，位置如圖 3 的⑨、⑩：

- 1 對 4 USB HUB：J7、J10
- USB-to-PS_UART and JTAG：J1

2.4.1 USB HUB to USB OTG、Device and HOST

EGO-XZ7 的 XC7Z020 晶片 PS 端提供了 2 個 USB2.0 控制器，支援 USB Host、USB Device 和 USB OTG 功能。PS 端其中 1 個 USB2.0 控制器連接外部 USB2.0 PHY 晶片 USB3320C-EZK (U13)，再連接一顆 1 對 4 的 USB HUB 晶片 GL850A-MSGXX (U9)，產生 4 個 USB2.0 的輸入。該 USB OTG 介面連接到 Zynq-7000 AP SOC bank 501 的 I/O，電壓準位為 1.8V。其 D8 為 USB 介面的連接指示燈，其電路及介面如下:



圖 7 USB 2.0 transceiver



圖 8 USB 2.0 HUB Controller and USB connect

USB 介面功能切換 host、device 以及 OTG 模式由指撥開關 S11 來設定,請參考表 6。

表 6 DIP Switch S11

S11[1]	S11[0]	Function Description	Default
0	1	host and device mode	0
1	0	OTG mode	1

表 7 USB interface 接腳

Schematic Net Name	USB3320C-EZK(U13)	FPGA Pin

	Pin Number	Pin Name	
OTG_DATA0	3	DATA0	C7(PS_MIO32)
OTG_DATA1	4	DATA1	G13(PS_MIO33)
OTG_DATA2	5	DATA2	B12(PS_MIO34)
OTG_DATA3	6	DATA3	F14(PS_MIO35)
OTG_DATA4	7	DATA4	A12(PS_MIO28)
OTG_DATA5	9	DATA5	B14(PS_MIO37)
OTG_DATA6	10	DATA6	F13(PS_MIO38)
OTG_DATA7	13	DATA7	C13(PS_MIO39)
OTG_CLKOUT	1	CLKOUT	A9(PS_MIO36)
OTG_NXT	2	NXT	F9(PS_MIO31)
OTG_STP	29	XTP	A11(PS_MIO30)
OTG_DIR	31	DIR	E8(PS_MIO29)
USB_RESET#	27	RESET#	D12(PS_MIO46)

2.4.2 USB-to-PS_UART and JTAG Bridge

EGO-XZ7 提供了同時實現JTAG和UART的功能，經由同一個microUSB (J1)介面輸入，透過一顆 FT2232HQ 晶片將 USB 協議轉換得到 UART 與 JTAG。此 UART 訊號連接在 XC7Z020 PS 端。可藉由 SW8 選擇使用 microUSB (J1)介面輸入或 JTAG Cable Programming Connector(J13)輸入 JTAG。



圖 9 USB-to-PS_UART and JTAG Bridge

表 8 PS_UART and JTAG 接腳

Schematic Net Name	FPGA Pin
PS_UART_TXD	C14(PS_MIO49)
PS_UART_RXD	D11(PS_MIO48)
AD0_TCK	G11
AD1_TDI	H13
AD2_TDO	G14
AD3_TMS	G12

2.5 HDMI Output

EGO-XZ7 提供了一個 HDMI OUT 的介面，使用 ADI 公司 ADV7511KSTZ 晶片(U12)實現了 HDMI 輸出顯示功能。ADV7511 支持通過 24 位元輸入資料進行 1080P 60Hz，YCbCr 4：2：2 編碼。EGO-XZ7 支援 HDMI 介面如下:

1. 24 位元 data
2. 獨立的 VSYNC,HSYNC
3. 單端輸入 Clock
4. 中斷輸出
5. I2C
6. SPDIF



圖 10 HDMI Codec Circuit

表 9 HDMI 接腳

Schematic Net Name	ADV7511KSTZ (U12)		FPGA Pin
	Pin Number	Pin Name	
HDMI_D0_P	36	TX0+	
HDMI_D0_N	35	TX0-	
HDMI_D1_P	40	TX1+	
HDMI_D1_N	39	TX1-	
HDMI_D2_P	43	TX2+	
HDMI_D2_P	42	TX2-	

HDMI_CLK_P	33	TXC+	
HDMI_CLK_N	32	TXC-	
HDMI_HEAC_P	52	HEAC+	
HDMI_HEAC_N	51	HEAC-	
HDMI_HPD	30	HPD	
HDMI_CEC	48	CEC	
HDMI_DDC_SCL	53	DDCSCL	
HDMI_DDC_SDA	54	DDCSDA	
HDMI_INT	45	INT	W16
HDMI_SCL	55	SCL	AA18
HDMI_SDA	56	SDA	Y16
HDMI_VSYNC	2	VSYNC	W17
HDMI_HSYNC	98	HSYNC	V17
HDMI_CLK	79	CLK	W18
HDMI_DE	97	DE	U16
HDMI_SPDIF	10	SPDIF	U15
HDMI_SPDIFO	46	SPDIFO	Y18
HDMI_D0	88	D8	Y13
HDMI_D1	87	D9	AA13
HDMI_D2	86	D10	AA14
HDMI_D3	85	D11	Y14
HDMI_D4	84	D12	AB15
HDMI_D5	83	D13	AB16
HDMI_D6	82	D14	AA16
HDMI_D7	81	D15	AB17
HDMI_D8	80	D16	AA17
HDMI_D9	78	D17	Y15
HDMI_D10	74	D18	W13
HDMI_D11	73	D19	W15
HDMI_D12	72	D20	V15
HDMI_D13	71	D21	U17
HDMI_D14	70	D22	V14
HDMI_D15	69	D23	V13
HDMI_D16	96	D0	AA21
HDMI_D17	95	D1	AB21
HDMI_D18	94	D2	Y20
HDMI_D19	93	D3	Y21
HDMI_D20	92	D4	AB19
HDMI_D21	91	D5	AB20
HDMI_D22	90	D6	Y19
HDMI_D23	89	D7	AA19

2.6 CLOCK

EGO-XZ7 提供以下 Clock Source 給 XC7Z020 AP SoC：

- PS 端 Clock Source：OSC3
- PL 端 Clock Source：OSC4

2.6.1 Processing System Clock Source

Processing System (PS)端的 Clock 來源是 33.33333MHz 的石英振盪器 OSC3。此 PS Clock 連接到 Bank 500，電壓準位為 3.3V。



圖 11 PS Clock source

表 10 PS Clock 腳位

Schematic Net Name	FPGA Pin
PS_CLK	F7

2.6.2 Programmable Logic Clock Source

Programmable Logic (PL)端的 Clock 來源是 100MHz 的石英振盪器 OSC4。此 PL Clock 連接到 Bank 500，電壓準位為 3.3V。



圖 12 PL Clock source

表 11 PL Clock 腳位

Schematic Net Name	FPGA Pin
GCLK	Y9

2.7 Reset Push buttons

EGO-XZ7 提供以下 Reset Push buttons 給 XC7Z020 AP SoC，位置如圖 3 的⑲：

- PS 端：S2
- PL 端：S12

2.7.1 Processor Subsystem Reset

當 S2 按下後接地，XC7Z020 AP SoC PS_SRST pin 將會被重新設置，該操作用於強制系統重置。更多關於 ZYNQ Reset 可以參考 *Zynq-7000 All Programmable SoC Technical Reference Manual* (UG585)[3]



圖 13 PS Reset

表 12 PS Reset 腳位

Schematic Net Name	FPGA Pin
PS_SRST#	C9

2.7.2 Programmable Logic Reset

當 S12 按下後接地，XC7Z020 AP SoC PROG_B pin 將會被重新設置，此操作將會清除可程式邏輯的配置。更多關於 ZYNQ 配置可以參考 *7 Series FPGAs Configuration User Guide (UG470)*[4]。



圖 14 PL Reset

表 13 PL Reset 腳位

Schematic Net Name	FPGA Pin
FPGA_PROG#	T11

2.8 10/100/1000 ETHERNET PHY

EGO-XZ7 使用 Marvell 88E1518-XX-NNB2C000 (U49) PHY 實現用於網路連接的 10/100/1000 乙太網埠(J4)，該晶片工作電壓準位在 1.8V，並通過 RGMII 介面連接到 ZYNQ 的 MIO Bank 501(1.8V)。RJ-45 有兩個狀態指示燈，指示流量和有效的鏈路狀態。



圖 15 ETHERNET

表 14 ETHERNET 腳位

Schematic Net Name	88E1518-XX-NNB2C000 (U49)		FPGA Pin
	Pin Number	Pin Name	
PHY_TX_CLK	47	TX_CLK	D6(PS_MIO16)
PHY_TX_D0	44	TXD0	E9(PS_MIO17)
PHY_TX_D1	45	TXD1	A7(PS_MIO18)
PHY_TX_D2	48	TXD2	E10(PS_MIO19)
PHY_TX_D3	1	TXD3	A8(PS_MIO20)
PHY_TX_CTRL	2	TX_CTRL	F11(PS_MIO21)
PHY_RX_CLK	40	RX_CLK	A14(PS_MIO22)
PHY_RX_D0	38	RXD0	E11(PS_MIO23)
PHY_RX_D1	39	RXD1	B7(PS_MIO24)
PHY_RX_D2	41	RXD2	F12(PS_MIO25)
PHY_RX_D3	42	RXD3	A13(PS_MIO26)
PHY_RX_CTRL	37	RX_CTRL	D7(PS_MIO27)
PHY_MDIO	5	MDIO	C12(PS_MIO53)
PHY_MDC	4	MDC	D10(PS_MIO52)

2.9 用戶 I/O

EGO-XZ7 提供以下用戶可用於一般應用的 I/O 資源，位置如圖 3 的⑦、⑯、⑰、⑱、⑳：

7 個用戶按鍵：

- PS 端:：S3, S4
- PL 端： S5, S6, S7, S8, S9

8 個用戶開關：

- PL 端:：SW0, SW1, SW2, SW3, SW4, SW5, SW6, SW7

8 個用戶 LED：

- PL 端:：LED0, LED1, LED2, LED3, LED4, LED5, LED6, LED7

2 個七段顯示器：

- PL 端：D1, D9

2.9.1 User Push Buttons

EGO-XZ7 提供 7 個用戶可自由使用的按鍵，分別為 2 個 PS 端與 5 個 PL 端。按鍵預設為 I/O 接地，按鍵按下後 PS 端 I/O 輸入 1.8V、PL 端 I/O 輸入 VADJ(3.3V 或 2.5V，受 JP1 影響)



圖 16 Push Button

表 15 Push Button 腳位

Schematic Net Name	FPGA Pin
S3(PS_MIO50)	D13
S4(PS_MIO51)	C10
S5(BTNU)	T18
S6(BTNC)	P16
S7(BTNL)	N15
S8(BTNR)	R18
S9(BTND)	R16

2.9.2 User Switch

EGO-XZ7 提供 8 個用戶可自由使用的開關。每個開關經過 10KΩ 電阻連接到 PL 端 I/O，可以透過開關使 PL 端 I/O 輸入 VADJ(3.3V 或 2.5V，受 JP1 影響)或 GND。



圖 17 Switch

表 16 Switch 腳位

Schematic Net Name	FPGA Pin
SW0	F22
SW1	G22
SW2	H22
SW3	F21
SW4	H19
SW5	H18
SW6	H17
SW7	M15

2.9.3 User LED

EGO-XZ7 提供 8 個用戶可自由使用的 LED。每個 LED 經過 390Ω 電阻連接到 PL 端 I/O，可以透過 PL 端 I/O 控制 LED 亮或滅



圖 18 LED

表 17 LED 腳位

Schematic Net Name	FPGA Pin
LED0	T22
LED1	T21
LED2	U22
LED3	U21
LED4	V22
LED5	W22
LED6	U19
LED7	U14

2.9.4 七段顯示器

EGO-XZ7 提供 2 個用戶可自由使用的共陰極七段顯示器，透過 TI TCA6416PW I2C I/O Expander 晶片控制個別七段顯示器上的 Enable 與 LED 燈條亮或滅



圖 19 七段顯示器



圖 20 七段顯示器控制器

表 18 七段顯示器腳位

Schematic Net Name	I2C I/O Expander Chip (U15)		FPGA Pin
	Pin Number	Pin Name	
LEDA	4	P00	
LEDB	5	P01	
LEDC	6	P02	
LEDD	7	P03	
LEDE	8	P04	
LEDF	9	P05	
LEDG	10	P06	
LEDH	11	P07	
LEDB0(D9)	13	P10	
LEDB1(D1)	14	P11	
I2C_SCL	22	SCL	U11

I2C_SDA	23	SDA	U12
IOE_INT	1	INT#	W12
IOE_RESET#	3	RESET#	V12

2.10 擴展 I/O

EGO-XZ7 提供以下可擴展 I/O 介面讓使用者使用，位置如圖 3 的⑮、㉑、㉒、㉓、㉔：

- low-pin count (LPC) FMC Connector：J3
- Agile Mixed Signaling(AXM) Connector：J6
- GPIO Connector：J11
- Raspberry Pi GPIO interface：JA2
- Raspberry Pi Camera Serial Interface(CSI-2)：J8

2.10.1 LPC FMC Connector

EGO-XZ7 提供 1 個 low-pin count (LPC) FPGA Mezzanine Card (FMC)介面，使用 40 x 4 根引腳所構成高達 160 Pins 的 Connector，由 68 個單端 I/O 組成 34 組差分對(differential pairs)，FMC 介面跨越兩個 PL I/O Bank 34 與 35。為了符合 FMC 的規範，這些 Bank 的調變電壓 VADJ 藉由 Jumper JP1 來調整，可調整電壓包含 3.3V 與 2.5V。

表 19 FMC 腳位

FMC Connector(J3-A)		Schematic Net Name	FPGA Pin	FMC Connector(J3-B)		Schematic Net Name	FPGA Pin
Pin Number	Pin Name			Pin Number	Pin Name		
C2		NC		D1	PG_C2M	PS_POR#	B5
C3		NC		D4		NC	
C6		NC		D5		NC	
C7		NC		D8	LA01_P_CC	FMC_LA01_CC_P	N19
C10	LA06_P	FMC_LA06_P	L21	D9	LA01_N_CC	FMC_LA01_CC_N	N20
C11	LA06_N	FMC_LA06_N	L22	D11	LA05_P	FMC_LA05_P	J18
C14	LA10_P	FMC_LA10_P	R19	D12	LA05_N	FMC_LA05_N	K18
C15	LA10_N	FMC_LA10_N	T19	D14	LA09_P	FMC_LA09_P	R20
C18	LA14_P	FMC_LA10_P	K19	D15	LA09_N	FMC_LA09_N	R21
C19	LA14_N	FMC_LA10_N	K20	D17	LA13_P	FMC_LA13_P	L17
C22	LA18_P_CC	FMC_LA18_CC_P	D20	D18	LA13_N	FMC_LA13_N	M17
C23	LA18_N_CC	FMC_LA18_CC_N	C20	D20	LA17_P_CC	FMC_LA17_CC_P	B19
C26	LA27_P	FMC_LA27_P	E21	D21	LA17_N_CC	FMC_LA17_CC_N	B20
C27	LA27_N	FMC_LA27_N	D21	D23	LA23_P	FMC_LA23_P	E15
C30	SCL	FMC_SCL	R7	D24	LA23_N	FMC_LA23_N	D15
C31	SDA	FMC_SDA	U7	D26	LA26_P	FMC_LA26_P	F18
C34	GND	GND		D27	LA26_N	FMC_LA26_N	E18
C35	12P0V	+12V_FMC		D29	TCK	FMC_TCK	
C37	12P0V	+12V_FMC		D30	TDI	FMC_TDI	
C39	3P3V	+3.3V_FMC		D31	TDO	FMC_TDO	
				D32	3P3VAUX	+3.3V_FMC	
				D33	TMS	FMC_TMS	
				D34		NC	
				D35		NC	
				D36	3P3V	+3.3V_FMC	
				D38	3P3V	+3.3V_FMC	

				D40	3P3V	+3.3V_FMC	
FMC Connector(J3-C)		Schematic Net Name	FPGA Pin	FMC Connector(J3-D)		Schematic Net Name	FPGA Pin
Pin Number	Pin Name			Pin Number	Pin Name		
G2	CLK1_M2C_P	FMC_CLK1_P	D18	H1	VREF_A_M2C	FMC_VREF	
G3	CLK1_M2C_N	FMC_CLK1_N	D19	H2	PRSET_M2C_L	FMC_PRSNT	AB14
G6	LA00_P_CC	FMC_LA00_CC_P	M19	H4	CLK0_M2C_P	FMC_CLK0_P	L18
G7	LA00_N_CC	FMC_LA00_CC_N	M20	H5	CLK0_M2C_N	FMC_CLK0_N	L19
G9	LA03_P	FMC_LA03_P	N22	H7	LA02_P	FMC_LA02_P	P17
G10	LA03_N	FMC_LA03_N	P22	H8	LA02_N	FMC_LA02_N	P18
G12	LA08_P	FMC_LA08_P	J21	H10	LA04_P	FMC_LA04_P	M21
G13	LA08_N	FMC_LA08_N	J22	H11	LA04_N	FMC_LA04_N	M22
G15	LA12_P	FMC_LA12_P	P20	H13	LA07_P	FMC_LA07_P	T16
G16	LA12_N	FMC_LA12_N	P21	H14	LA07_N	FMC_LA07_N	T17
G18	LA16_P	FMC_LA16_P	J20	H16	LA11_P	FMC_LA11_P	N17
G19	LA16_N	FMC_LA16_N	K21	H17	LA11_N	FMC_LA11_N	N18
G21	LA20_P	FMC_LA20_P	G20	H19	LA15_P	FMC_LA15_P	J16
G22	LA20_N	FMC_LA20_N	G21	H20	LA15_N	FMC_LA15_N	J17
G24	LA22_P	FMC_LA22_P	G19	H22	LA19_P	FMC_LA19_P	G15
G25	LA22_N	FMC_LA22_N	F19	H23	LA19_N	FMC_LA19_N	G16
G27	LA25_P	FMC_LA25_P	D22	H25	LA21_P	FMC_LA21_P	E19
G28	LA25_N	FMC_LA25_N	C22	H26	LA21_N	FMC_LA21_N	E20
G30	LA29_P	FMC_LA29_P	C17	H28	LA24_P	FMC_LA24_P	A18
G31	LA29_N	FMC_LA29_N	C18	H29	LA24_N	FMC_LA24_N	A19
G33	LA31_P	FMC_LA31_P	B16	H31	LA28_P	FMC_LA28_P	A16
G34	LA31_N	FMC_LA31_N	B17	H32	LA28_N	FMC_LA28_N	A17
G36	LA33_P	FMC_LA33_P	B21	H34	LA30_P	FMC_LA30_P	C15
G37	LA33_N	FMC_LA33_N	B22	H35	LA30_N	FMC_LA30_N	B15
G39	VADJ	VADJ		H37	LA32_P	FMC_LA32_P	A21
				H38	LA32_N	FMC_LA32_N	A22
				H40	VADJ	VADJ	

2.10.2 XADC Analog-to-Digital Converter

EGO-XZ7 搭載的 XC7Z020 AP SoC 提供 XADC 模塊，該區塊包含了 1 個雙工 12bit, 1MSPS 的 Analog-to-Digital Convertor (ADC)與 on-chip sensors。詳細的 XADC 介紹可以參考 *7 Series FPGAs XADC Dual 12-Bit 1MSPS Analog-to-Digital Converter User Guide* (UG480)[5]。



圖 21 XADC

表 20 XADC 腳位

Schematic Net Name	FPGA Pin
XADC_VN_R	M12
XADC_VP_R	L11
XADC_AD0P_R	F16
XADC_AD0N_R	E16
XADC_AD8P_R	D16
XADC_AD8P_N	D17
XADC_DXP	N11
XADC_DXN	N12
VREF_XADC	M11
XADC_GIO0	H15
XADC_GIO1	R15
XADC_GIO2	K15
XADC_GIO3	J15

2.10.3 GPIO Connector

EGO-XZ7 提供一組由 2 x 10 根引腳所構成的 20 Pins Connector，分別有 7 個 PS_MIO(PS_MIO9 到 PS_MIO15)與 8 個 PL I/O。



圖 22 GPIO

表 21 GPIO 腳位

Schematic Net Name	FPGA Pin
MIO09	C4
MIO10	G7
MIO11	B4
MIO12	C5
MIO13	A6
MIO14	B6
MIO15	E6
IO_L4P_T0_33	W20
IO_L4N_T0_33	W21
IO_L5P_T0_33	U20
IO_L5N_T0_33	V20
IO_L6P_T0_33	V18
IO_L6N_T0_VREF_33	V19
IO_L7P_T1_33	AA22
IO_L7N_T1_33	AB22

2.10.4 Raspberry Pi 通用擴展介面

EGO-XZ7 提供一組與 Raspberry Pi 平台相容的擴展介面，由 2 x 20 根引腳所構成的 40 Pins Connector，擁有 28 根 I/O 引腳給使用者使用，可用於連接 I2C、SPI、UART 與 GPIO 介面，與 Raspberry Pi 周邊的模組結合。



圖 23 Raspberry Pi GPIO

表 22 Raspberry Pi GPIO 腳位

Schematic Net Name	FPGA Pin
GPIO2	Y5
GPIO3	W5
GPIO_4_GCLK	Y6
GPIO_17	AB10
GPIO_27	AB9
GPIO_22	AA6
GPIO_10	Y11
GPIO_9	Y10
GPIO_11	AB6
ID_SDA	W7
GPIO_5	Y4
GPIO_6	AA4
GPIO_13	R6
GPIO_19	T6
GPIO_26	U4
GPIO_14	AA11
GPIO_15	AB11
GPIO_18	AA7
GPIO_23	AB2
GPIO_24	AB1
GPIO_25	AB5
GPIO_8	AB4
GPIO_7	AB7
ID_SCL	W6
GPIO_12	T4
GPIO_16	V5
GPIO_20	V4
GPIO_21	U6

2.10.5 Raspberry Pi CSI-2

EGO-XZ7 提供一組 Raspberry Pi 相符的 Camera Serial Interface，可用於攝像鏡頭視頻的輸入介面。CSI-2 有 2 組差動式傳輸訊號，以及 1 組差動式傳輸時脈。還有一組 I2C 介面線路，即 SCL、SDA 接腳，CL 即 Clock 時脈，DA 即 Data 資料。CSI-2 的 1、4、7、10 接腳為接地，15 接腳則為電源 3.3V。除了合乎 CSI-2 介面標準外，還配置了 2 個額外訊號，即 GPIO 與 CLK。



圖 24 Raspberry Pi CSI-2

表 23 Raspberry Pi CSI-2 腳位

Schematic Net Name	FPGA Pin
CAM_D0_N	V9
CAM_D0_P	V10
CAM_D1_N	W8
CAM_D1_P	V8
CAM_CLK_N	AA8
CAM_CLK_P	AA9
CAM_GPIO	W10
CAM_CLK	W11
CAM_SCL	V7
CAM_SDA	U5

2.11 Power

EGO-XZ7 使用外接 12V 直流電源供電，開關 S1 為整個平臺的電源開關。上電後，電源指示燈 D17 點亮。



圖 25 EGO-XZ7 電源分布

3.跳線功能說明



圖 26 板上跳線分布

表 24 板上跳線詳述

Jumper	Function Description	Default
JP1	VADJ Select : Select VADJ to 2.5V or 3.3V	2.5V
JP4	This pin selects the pre configuration I/O standard type for the dedicated configuration bank 0. If the VCCO for bank 0 is 2.5V or 3.3V, then this pin must be connected to VCCO_0. If the VCCO for bank 0 is less than or equal to 1.8V, then this pin should be connected to GND.	Open
JP10	JTAG Bypass Select Short : JTAG Used Open : JTAG Bypass	Short
JP11	Set the USB OTG and HOST provide a 5V supply	Short
J20	PUDC Select : Active low input enables internal pull-ups during configuration on all select I/O pins	Open
J21	PS_MIO0 Pull-Down : Install for SD card boot on CES silicon	Open
J22	SADC Ferrite Bead Disable : Short bypasses XADC-GND ferrite bead connection to board GND.	Open

4.狀態指示燈功能說明



圖 27 板上狀態指示燈位置

表 25 板上狀態指示燈功能詳述

LED	Function Description
D17	Power Good
D4	FPGA Configuration
D21	PS_MIO7 status
D5	USB-JTAG and USB-UART status
D8	USB OTG and HOST status